
上QQ阅读APP看本书,新人免费读10天
设备和账号都新为新人
2.3.2 DC/DC失效率模型
由式(2-9)展开,并参考FIDES标准关于HIC和MCM失效率预计模型[36],厚膜DC/DC失效率为:

式中,λCP-i(T)是第i个内装元器件失效率,λTFM(T)是厚膜基板失效率,λITC(T)是键合互连失效率,λCase(T)是封装外壳失效率。
仅考虑内装元器件的失效率贡献时,式(2-10)改写为:

由式(2-11)失效率模型,根据内装元器件总体失效率分配指标要求,可以分析温度应力下每个内装元器件对厚膜DC/DC总失效率的贡献,进而确定每个元器件的热降额指标或温度裕量。