3.2.2 封装设计
封装设计主要涉及内部芯片布局、装片工艺、引线键合、倒装芯片、元器件排布等方面，为芯片提供机械保护、电源、散热冷却通道，并为芯片和外部环境架起电气互连和机械连接的桥梁，保障芯片在稳定的环境中正常工作。封装设计决定了产品后期的生产工艺和整体性能。由于不同封装形式的设计特点略有不同，因此本节以较为常用的基板封装为重点对象讲解封装设计。
1. 芯片布局与装片方案设计
在基板封装中，根据芯片类型、芯片数量、芯片尺寸、芯片焊盘（Die Pad）的分布、封装的尺寸和塑封型腔（Mold Cap）高度等信息选择芯片的排布方式。通常，芯片排布方式有平铺（Side by Side）、堆叠（Stack）、平铺与堆叠混用3种，如图3-2所示。
图3-2 芯片排布方式示意图
其中，平铺方式适用于芯片面积与封装面积比值较小的情况。当芯片尺寸较大时，在封装尺寸范围内采用平铺方式摆放芯片会导致芯片之间的距离或芯片到封装边缘的距离太小，应选择在Z轴方向上进行芯片堆叠。当芯片数量较多，Z轴方向上的堆叠体高度超过塑封型腔高度的范围时，可考虑采用平铺与堆叠混用方式。此类排布方式在系统级封装中应用较为广泛。
当元器件集成密度高时，各元器件之间的距离设计是很重要的，较小的距离有利于提高系统的集成度，如图3-3所示。
在图3-3中，有各类无源元器件、WB及FC，各部分必须在尽量靠近的情况下保证制程的可行性。
针对如图3-3所示的结构，设计过程中需要考虑以下距离要求。
（1）元器件或芯片至封装体边缘的距离。
（2）元器件或芯片之间的距离。
（3）金手指（WB Finger）与元器件或芯片的距离。
（4）在考虑芯片与元器件距离的同时，还需要考虑背面FC及元器件的高度，以匹配相邻的焊球尺寸，保证后端PCB可以顺利贴装。双面贴装如图3-4所示。
图3-3 芯片与元器件间距及集成密度的示意图
图3-4 双面贴装
（5）PoP及系统级封装结构的设计。
PoP结构在系统级封装中也得到了广泛应用，利用该技术可实现已封装产品的快速封装，以及自由选择元器件组合的可能，生产成本也可得到有效控制。PoP结构如图3-5所示。
图3-5 PoP结构
针对PoP结构，设计过程中需要考虑以下距离要求。
① 上下两个封装体焊球的距离，焊球尺寸的匹配。
② 焊球与芯片的距离。
③ 焊球高度与芯片高度的匹配。
系统级封装结构种类繁多，但遵循的原则都是一致的，以保证制程的可行性，方便加工生产，同时尽量缩小封装体尺寸，做到系统轻薄化。
2. 引线键合设计
引线键合是封装技术中使用非常广泛的一种互连技术，即使在多芯片堆叠的封装中也经常应用。蓝牙模块、Wi-Fi模块、视频监控模块等基本都以引线键合方式完成芯片的堆叠互连。随着芯片数量的增加，复杂度也会增加。引线键合方案设计也是整个系统级封装设计中至关重要的一个环节，对产品电性能及制程作业过程有直接影响。
引线键合设计首先根据芯片信息和封装要求确定线型、直径。传统封装中通常只选用一种引线键合线型。系统级封装中涉及芯片种类较多，要根据设计需求选用不同种类的线型，以满足产品的性能要求。
选定合适线型后，在规定的封装设计规则范围内进行引线键合的设计。封装设计规则一般定义了生产线的作业能力。根据封装设计规则，引线键合设计主要应注意弧高、角落处线弧、多圈焊盘（Bond Pad）芯片及堆叠处芯片的连接等问题。
图3-6所示为多圈焊盘引线键合设计原则。在进行多圈焊盘引线键合设计时，引线键合尽量避免交叉，芯片内圈焊盘引出的金手指应放置在基板外侧，芯片外圈焊盘引出的金手指则放置在基板内侧，尽量避免芯片内圈焊盘引出的金手指放置在芯片内侧。
图3-6 多圈焊盘引线键合设计原则
系统级封装经常会采用芯片堆叠的排布方式。多圈焊盘引线键合应注意芯片与打线金手指和芯片焊盘的距离，以保证打线时预留足够的空间，避免劈刀碰撞到芯片。线弧设计原则如图3-7所示。
图3-7 线弧设计原则
3. FC
FC区别于正装芯片，在芯片上制作凸点，通过凸点实现与基板互连。与引线键合相比，FC技术具有明显的优势，包括优越的电学及热学性能、众多的I/O引脚，以及更小的封装尺寸等，如图3-8所示。
图3-8 FC示意图
FC主要应用于高时钟脉冲的图形处理器、中央处理器等芯片。目前在对电性能要求越来越高的射频PA、开关、滤波器，以及处理芯片等产品中，FC的应用也越来越广泛。因此，在系统级封装中，FC的应用也是必不可少的。
凸点（Bump）分为锡球凸点（Solder Bump）和铜柱凸点（Copper Pillar Bump）。锡球凸点一般应用于I/O焊球间距比较大、数量比较少的产品。铜柱凸点主要应用于I/O端口数量较多，需要在有限的空间内尽量排布更多凸点的产品。锡球凸点和铜柱凸点如图3-9所示。
图3-9 锡球凸点和铜柱凸点
根据焊球间距的不同，对应基板的凸点焊盘（Bump Pad）设计也会有一些差异，主要分为凸点焊盘键合（Bump on Pad，BoP）和凸点导线键合（Bump on Trace，BoT）。
图3-10所示为凸点焊盘键合。这种设计方式适用于焊球间距较大的设计。凸点焊盘键合是指芯片上的凸点与基板上的焊盘焊接键合。凸点焊盘的大小应根据凸点的大小和板厂绿漆的能力进行设计。绿漆的开窗方式通常分为单开和全开两种。
图3-10 凸点焊盘键合
FC的另一种设计是凸点导线键合。这种方式适合进行密集间距（Fine Pitch）的设计，适用于焊球间距较小、数量比较密集的产品。凸点导线键合在基板上用细导线代替尺寸大的焊盘，从而实现更高密度的互连。凸点导线键合如图3-11所示。
图3-11 凸点导线键合
除FC设计外，还需要关注的重要环节是芯片底部的有效填充，焊球间距、高度、大小都会影响填充方案的选择和设计。目前针对FC，主要采用毛细底部填充（Capillary Under Fill，CUF）和模塑底部填充（Molding Under Fill，MUF）两种方式，如图3-12所示。
图3-12 毛细底部填充和模塑底部填充
当芯片底部站立高度（Stand of Height，SoH）小、焊球间距较小或芯片尺寸比较大时，通常选用毛细底部填充，设计时主要考虑点胶头的位置与毛细流动路径，以保证填充完全，如图3-13所示。
图3-13 毛细底部填充点胶位置及路径
以5G毫米波天线的AiP为例，它采用FC技术，上部基板为天线阵列结构，底面中间部分为FC区域，选用毛细底部填充，四周为锡球阵列，后续与PCB贴装相连，如图3-14所示。
图3-14 AiP毛细底部填充点胶位置设计
焊球间距较大的产品可以选用模塑底部填充，设计时需要考虑塑封料颗粒大小与芯片底部站立高度、凸点间距的匹配、芯片大小、芯片与芯片之间的距离、芯片至封装体顶部及侧边的安全距离等。
除了以上介绍的主要设计过程，封装过程中基板翘曲、基板涨缩、封装中回流焊接、塑封等带来的应力也都会对凸点与基板的结合，甚至芯片本身造成冲击。为了降低这些因素所带来的影响，在封装设计中还须注意以下几点。
（1）凸点尺寸（Bump Size）较大，可以抵挡相对较大的应力冲击。
（2）采用模塑底部填充工艺，凸点间距、凸点高度、对应基板绿漆开口等需要与塑封料颗粒尺寸（Filler Size）匹配，为塑封料的填充留足空间，避免出现内部空洞（Internal Void）。
（3）芯片凸点排布尽量均匀，若有大块空白区域，则可以考虑增加一些无电信号凸点，以平衡应力。
（4）在进行基板设计时，尽量平衡各层的残铜比及残铜位置，减少基板翘曲，进而减小封装过程中由此带来的应力。
（5）芯片凸点对应基板背面的区域尽量不进行绿漆开窗，以提供更为平整的平面，从而降低塑封过程中基板形变所带来的影响。
（6）超薄基板或无芯材（Coreless）基板一般偏软，在封装过程中更易受到应力作用，在设计条件允许时，应尽量增加基板厚度或选用匹配的芯材。
4. 元器件排布及开窗设计
系统级封装中常会集成一些表面贴装元器件，如电阻、电容、电感、二极管等。系统级封装产品向着小型化、集成化的方向发展，越来越多的元器件封装在系统级封装体中。如图3-15所示。除芯片外，该款系统级封装产品还包含上百个不同型号的无源元器件。
元器件排布设计首先考虑贴装绿漆开窗问题，如开窗过小或过大均会导致锡膏桥接、虚焊及基板沾污。标准元器件对应的开窗设计一般都是各封装公司产线长期作业的总结，对设计有重要的指导意义。对于非标准元器件，应与产线沟通，根据产线作业经验或试验设计（Design of Experiment，DOE）论证数据进行设计。
下面以型号0201电容开窗设计为例进行介绍，0201电容的绿漆开窗设计如图3-16所示。
图3-15 系统级封装各类元器件的贴装
图3-16 0201电容的绿漆开窗设计
在图3-16中，虚线为电容实物的尺寸。绿漆开口设计需要注意以下事项。
（1）遵循长度方向单边外扩一定数值，通常为50μm。宽度方向保持1∶1设计，长度方向外扩：一方面是考虑元器件的贴装公差和绿漆公差；另一方面是保证在进行表面贴装时，在元器件侧边爬锡，以保证焊接牢固。
（2）绿漆开口宽度是为了保证注塑时塑封料的填充完全。
（3）两侧焊盘的绿漆开窗大小应相同，以保证贴装时锡膏对两边的作用力大小一致，否则容易出现立碑（Tomb Stone）现象。
（4）两个铜焊盘之间需要保证一定距离（A），以避免锡膏桥连。
（5）对于晶振或滤波器等，其设计原理同上述电容的开窗设计原理，总体原则都是保证贴装的顺利、塑封料的填充无问题及后期产品可靠。晶振的绿漆开窗设计如图3-17所示。
此外，由于各类型元器件排列密集，因此各元器件之间的距离也是设计过程中需要重点考虑的因素。元器件间距排布示意图如图3-18所示。
图3-17 晶振的绿漆开窗设计
图3-18 元器件间距排布示意图
图3-19所示为芯片与元器件的间距示意图。
由于芯片或元器件的大小、公差，以及实际作业过程中所用机台、基板的精度等都各不相同，因此在设计时需要根据具体情况判断距离。
图3-19 芯片与元器件的间距示意图
5. 电磁干扰屏蔽设计
为了减少电子设备引起的电磁场干扰或避免周围环境对设备的电子干扰，电磁干扰（Electromagnetic Interference，EMI）屏蔽设计很重要。电磁干扰屏蔽设计已广泛应用在手机射频的PA模块，以及智能穿戴手表的内存（Memory）、AP、近场通信模块（NFC Module）等领域。
针对系统级封装，实现屏蔽的封装工艺目前主要包括金属壳（Metal Cap）和金属层溅射（Sputter）方案。金属壳屏蔽方案将电磁屏蔽罩或屏蔽环直接焊接在母板（Mother Board/PCB）上，覆盖需要屏蔽的封装体，如图3-20（a）所示；金属层溅射屏蔽方案在封装体上和四个侧边溅射屏蔽金属，从而达到电磁屏蔽的效果，如图3-20（b）所示。
图3-20 金属壳屏蔽方案和金属层溅射屏蔽方案
与金属壳屏蔽方案相比，金属层溅射屏蔽方案的优势主要体现在可以增大母板的设计空间，无须单独设计屏蔽盖，屏蔽金属层紧贴封装体，结构紧凑，节约空间。
对于金属层溅射屏蔽方案，系统级封装基板通过以下两种方式进行镀层的接地设计。
（1）在基板的内层边缘打地孔，孔中心与封装体外侧（Outline）重合，产品切割完成后会露出过孔侧壁，随后进行金属层溅射，实现接地，如图3-21所示。
（2）在基板内层进行接地走线设计，将接地设计延伸至封装体边缘，产品切割完成后进行金属层溅射，实现接地，如图3-22所示。
图3-21 封装体外侧地孔设计示意图
图3-22 基板内层接地设计
不管是采用过孔还是线路进行接地设计，都需要一定数量的连线及一定大小的连接横截面积，以保证封装体与外层镀层的充分接地。
由于系统级封装集成功能越来越多，封装体内不同功能模块之间有时也出现信号干扰问题，因此需要进行封装体局部屏蔽。在设计时不仅要考虑外层镀层的接地问题，还要考虑中间开槽与金属填充部分的宽度，以及与基板连接部分的面积，如图3-23所示。
图3-23 局部屏蔽示意图