10.3 汉明编解码器的Verilog HDL设计实例